制程升级道路上的多快好省,但是计划赶不上变化
本着一切向钱看的原则,intel在12年规划了后续十年的制程大跃进,DUV用到初代10SF(不现实的高密度指标版),17/18年一代EUV介入(过渡≤2年)用于非关键层,转二代HighNA并在18个月内实现量产!并在17-23年内开发适用于后续7/5nm的新材料新技术!
多快好省,期间不大量采购0.33NA EUV,实现技术通用化,材料逐步升级,10nm节点高密度设计维持甚至降低成本以完成董事会要求的60%利润率,同时HighNA应用技术支持从10nm长节点用到5nm。
(这里的制程节点指的是标准节点,并非现在的商业宣传口径)
这一规划的前提是HighNA在20年底能顺利交付原型机,然而现实让intel 差点坑死自己(CEO背锅 20年12月解职),HighNA ASML17年初正式立项,到20年Q2宣告搞不定,延期2-4年,最快23年初最晚24年初交付原型机~这会儿intel想再批量购入0.33NA作为过渡期生产,已经太晚了,ASML的0.33NA量产机订单供不应求+疫情导致的交付延迟(最长30个月),哪儿来货批量交付给intel(2018年EUV intel只预订了3台)!
这样规划的出现,是因为06-12年间Intel在65/45/32/22nm的高歌猛进般顺利开发,以及Core架构奠定的十年稳健,董事会开始不懂事了,直接开始大跃进!
其实在14nm开发上,就有不顺利,虽然只延期了6个月,但已预示着后续高密度10nm的艰难,老板们坚定的要用DUV上超高密度的10nm,还顺便开掉了一批经验丰富的项目经理,换上了阿三~因为大家都说>100密度的DUV真干不了,降低到92 还能试着搞出来~
台积电在其中很明智的选择了大量吃下 0.33NA EUV(70% 到现在150台的样子),7nm(N4)之前都能干,N3可以试着搞,只要有大客户捧着~
本着一切向钱看的原则,intel在12年规划了后续十年的制程大跃进,DUV用到初代10SF(不现实的高密度指标版),17/18年一代EUV介入(过渡≤2年)用于非关键层,转二代HighNA并在18个月内实现量产!并在17-23年内开发适用于后续7/5nm的新材料新技术!
多快好省,期间不大量采购0.33NA EUV,实现技术通用化,材料逐步升级,10nm节点高密度设计维持甚至降低成本以完成董事会要求的60%利润率,同时HighNA应用技术支持从10nm长节点用到5nm。
(这里的制程节点指的是标准节点,并非现在的商业宣传口径)
这一规划的前提是HighNA在20年底能顺利交付原型机,然而现实让intel 差点坑死自己(CEO背锅 20年12月解职),HighNA ASML17年初正式立项,到20年Q2宣告搞不定,延期2-4年,最快23年初最晚24年初交付原型机~这会儿intel想再批量购入0.33NA作为过渡期生产,已经太晚了,ASML的0.33NA量产机订单供不应求+疫情导致的交付延迟(最长30个月),哪儿来货批量交付给intel(2018年EUV intel只预订了3台)!
这样规划的出现,是因为06-12年间Intel在65/45/32/22nm的高歌猛进般顺利开发,以及Core架构奠定的十年稳健,董事会开始不懂事了,直接开始大跃进!
其实在14nm开发上,就有不顺利,虽然只延期了6个月,但已预示着后续高密度10nm的艰难,老板们坚定的要用DUV上超高密度的10nm,还顺便开掉了一批经验丰富的项目经理,换上了阿三~因为大家都说>100密度的DUV真干不了,降低到92 还能试着搞出来~
台积电在其中很明智的选择了大量吃下 0.33NA EUV(70% 到现在150台的样子),7nm(N4)之前都能干,N3可以试着搞,只要有大客户捧着~