网页
资讯
视频
图片
知道
文库
贴吧
地图
采购
进入贴吧
全吧搜索
吧内搜索
搜贴
搜人
进吧
搜标签
日
一
二
三
四
五
六
签到排名:今日本吧第
个签到,
本吧因你更精彩,明天继续来努力!
本吧签到人数:0
一键签到
成为超级会员,使用一键签到
一键签到
本月漏签
0
次!
0
成为超级会员,赠送8张补签卡
如何使用?
点击日历上漏签日期,即可进行
补签
。
连续签到:
天 累计签到:
天
0
超级会员单次开通12个月以上,赠送连续签到卡3张
使用连续签到卡
06月12日
漏签
0
天
fpga吧
关注:
22,463
贴子:
70,255
看贴
图片
吧主推荐
游戏
10
回复贴,共
1
页
<<返回fpga吧
>0< 加载中...
求助
如何根据verligoHDL代码画波形图
只看楼主
收藏
回复
342258
fpga逛吧
1
该楼层疑似违规已被系统折叠
隐藏此楼
查看此楼
rt,实在找不到答案
,百度上搜也搜不到
我姓懂啥也不懂
fpga逛吧
1
该楼层疑似违规已被系统折叠
隐藏此楼
查看此楼
你可以使用EDA工具(例如ModelSim、Xilinx Vivado等)来根据Verilog HDL代码生成波形图。首先,将Verilog HDL代码编译为仿真模型,然后利用仿真模型运行波形仿真。在仿真期间,EDA工具将根据输入信号和时钟信号模拟电路行为,并输出波形图形。这样,你就可以可视化电路波形,以便分析和调试。
2025-06-12 07:02:46
广告
China🍊
fpga门外
2
该楼层疑似违规已被系统折叠
隐藏此楼
查看此楼
初始状态a,b为0,10ns后a拉高,再10ns后b拉高,再10ns 后a拉低,然后保持
刘志强网鱼
fpga逛吧
1
该楼层疑似违规已被系统折叠
隐藏此楼
查看此楼
这不是最简单的异或门吗。。。。输入信号给了,画输出信号的波形有点水啊
戈多ending
fpga逛吧
1
该楼层疑似违规已被系统折叠
隐藏此楼
查看此楼
这样?
登录百度账号
扫二维码下载贴吧客户端
下载贴吧APP
看高清直播、视频!
贴吧页面意见反馈
违规贴吧举报反馈通道
贴吧违规信息处理公示