网页资讯视频图片知道文库贴吧地图采购
进入贴吧全吧搜索

 
 
 
日一二三四五六
       
       
       
       
       
       

签到排名:今日本吧第个签到,

本吧因你更精彩,明天继续来努力!

本吧签到人数:0

一键签到
成为超级会员,使用一键签到
一键签到
本月漏签0次!
0
成为超级会员,赠送8张补签卡
如何使用?
点击日历上漏签日期,即可进行补签。
连续签到:天  累计签到:天
0
超级会员单次开通12个月以上,赠送连续签到卡3张
使用连续签到卡
06月29日漏签0天
fpga吧 关注:22,491贴子:70,378
  • 看贴

  • 图片

  • 吧主推荐

  • 游戏

  • 1回复贴,共1页
<<返回fpga吧
>0< 加载中...

新手求助,我这二分频仿真怎么什么波形都没有

  • 只看楼主
  • 收藏

  • 回复
  • 心宁云乐
  • fpga大坑
    6
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
module erfenping(
clk_in,
rst,
clk_out
);
input clk_in;
input rst;
output clk_out;
reg clk_out;
always@(posedge clk_in or negedge rst)
if(!rst)
clk_out<=0;
else
clk_out<=~clk_out;
endmodule
`timescale 1 ps/ 1 ps
module erfenping_vlg_tst();
// constants
// general purpose registers
// test vector input registers
reg clk_in;
reg rst;
// wires
wire clk_out;
// assign statements (if any)
erfenping i1 (
// port map - connection between master ports and signals/registers
.clk_in(clk_in),
.clk_out(clk_out),
.rst(rst)
);
initial
begin
clk_in=0;
forever
#10clk_in=~clk_in;
end
initial
begin
rst=0;
#1000rst=1;
#1000;
$stop;
end
endmodule



  • sprt4
  • fpga逛吧
    1
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
你前面那个always语句里面没定义reset的内容,需要指定逻辑1或者逻辑0.


登录百度账号

扫二维码下载贴吧客户端

下载贴吧APP
看高清直播、视频!
  • 贴吧页面意见反馈
  • 违规贴吧举报反馈通道
  • 贴吧违规信息处理公示
  • 1回复贴,共1页
<<返回fpga吧
分享到:
©2025 Baidu贴吧协议|隐私政策|吧主制度|意见反馈|网络谣言警示