网页资讯视频图片知道文库贴吧地图采购
进入贴吧全吧搜索

 
 
 
日一二三四五六
       
       
       
       
       
       

签到排名:今日本吧第个签到,

本吧因你更精彩,明天继续来努力!

本吧签到人数:0

一键签到
成为超级会员,使用一键签到
一键签到
本月漏签0次!
0
成为超级会员,赠送8张补签卡
如何使用?
点击日历上漏签日期,即可进行补签。
连续签到:天  累计签到:天
0
超级会员单次开通12个月以上,赠送连续签到卡3张
使用连续签到卡
07月12日漏签0天
北京工业大学吧 关注:142,276贴子:1,204,894
  • 看贴

  • 图片

  • 吧主推荐

  • 视频

  • 游戏

  • 9回复贴,共1页
<<返回北京工业大学吧
>0< 加载中...

求助JK触发器电路的问题

  • 只看楼主
  • 收藏

  • 回复
  • nnsky1
  • 初入工大
    1
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
这是由双JK触发器SN54LS73AJ构成的部分电路,也就是把集成块内的两个JK触发器联接起来,这个联接仅仅是把第一个触发器的输出端1Q联到了第二个触发器的时钟输入端2CLK上,因为它们的J、K、和CLR端都接正电源,也就是都是高电位,所以这二个串联的JK触发器各自都应符合真值表的倒数第二项(图中的真值表是其中的一个JK触发器的真值表)。如果是这样的话,那么当12脚电平由高变低时9脚的电位应该翻转,可是我的电路并没有翻转,相反只要12脚由低变高时9脚倒翻转了,这个电路没有问题,一定是我理解有问题或者是我的电路有问题,谁能帮我解释一下?谢谢!



(0)


  • 特质哥
  • 准备毕设
    12
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
JK双拉高是计数,你怎么知道1Q的输出一定能被CLK识别呢?


2025-07-12 22:01:55
广告
  • 特质哥
  • 准备毕设
    12
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
不是所有芯片的高低电平都能做时钟的,这样说吧,假设Q输出5v为1,输出3V为0,但时钟信号1V为0,2V为1这样会发现始终时钟被拉高,所以还是查查芯片都参数吧


  • 特质哥
  • 准备毕设
    12
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
我觉得从逻辑上看没错


  • nnsky1
  • 初入工大
    1
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
特质哥说没错是原来的情况没错还是我认为的没错?不行的话晚上我把实测参数发上来,你帮我分析一下,请你关注,谢谢!


  • GTX970M
  • 工大学长
    11
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
不明觉厉 数电过了以后就没研究过触发器电路了


  • liuzx66
  • 礼堂升旗
    7
该楼层疑似违规已被系统折叠 隐藏此楼查看此楼
仿真电路波形没有问题,还是检查电路吧


登录百度账号

扫二维码下载贴吧客户端

下载贴吧APP
看高清直播、视频!
  • 贴吧页面意见反馈
  • 违规贴吧举报反馈通道
  • 贴吧违规信息处理公示
  • 9回复贴,共1页
<<返回北京工业大学吧
分享到:
©2025 Baidu贴吧协议|隐私政策|吧主制度|意见反馈|网络谣言警示