求大神 解疑

module shift(start,result);
input [3:0] start;
output [3:0] result;
reg[3:0] result;
always@(posedge start)
begin
result= (start<<2);
end
endmodule
这段程序的错误在哪里 大神