yym吧 关注:14贴子:295
  • 0回复贴,共1
module segout(iDIG,oSEG);
input [3:0]iDIG;
output [6:0]oSEG;
reg [6:0]oSEG;
always
begin
     case(iDIG)
     4'b0000:oSEG=7'b1000000;//0
     4'b0001:oSEG=7'b1111001;//1-2,3up
     4'b0010:oSEG=7'b0100100;//2-1,2,7,5,6
     4'b0011:oSEG=7'b0110000;//3-5,6 down
     4'b0100:oSEG=7'b0011001;//4-7,6,2,3up
     4'b0101:oSEG=7'b0010010;//5-7,6,3,4,1
     4'b0110:oSEG=7'b0000010;//6-2down
     4'b0111:oSEG=7'b1111000;//7-123up
     4'b1000:oSEG=7'b0000000;//8 all up
     4'b1001:oSEG=7'b0010000;//9-5,4 down
     4'b1010:oSEG=7'b0001000;//10,4down
     4'b1011:oSEG=7'b0000011;//11,b,1,2,down
     4'b1100:oSEG=7'b1000110;//12,C,2,3,7down
     4'b1101:oSEG=7'b0100001;//13-d.1.6down
     4'b1110:oSEG=7'b0000110;//14,E2,3,down
     4'b1111:oSEG=7'b0001110;//F,15,2,3,4down
     default:oSEG=0;    
     endcase
end
endmodule



1楼2011-05-10 19:24回复